6.7 Video Processing Unit (VPU) 6.7.1 Introduction VPU 하드웨어는 모든 CODEC 연산과 대부분의 비트스트림 parsing/packeting을 수행한다. 따라서 소프트웨어는 복잡하고 효율적인 멀티미디어 CODEC 시스템을 구현하기 위해 적은 제어와 노력을 들이는 이점이 있다. i.MX 6와 i.MX 8 SoC에서 다양한 VPU가 지원된다. 다음 테이블에는 다양한 VPU가 나열되어 있다. Table 75. VPU SoC VPU Library i.MX 6 Chips and Media imx_vpu.so i.MX 8M Quad, 8M Mini, 8M Plus Hantro imx_hantro.so i.MX 8QuadMax, i.MX 8QuadXPlus Malone no..
6.5 Video for Linux 2 (V4L2) 6.5.1 Introduction V4L2(Video for Linux 2) 드라이버는 카메라 캡쳐와 디스플레이를 지원하는 V4L2 프레임워크를 위한 플러그인(plug-in)이다. 일부 i.MX SoC는 관련된 ipu(image processing unit)과 캡쳐 하드웨어를 기반으로 V4L2를 지원한다. V4L2에 대한 자세한 내용은 Linux Media Subsystem Documentation에서 Linux Video for Linux 2에 대한 API 사양으로 이동한다. V4L2 API는 카메라와 디스플레이 제어를 가능하게 하지만, i.MX 8은 V4L2 캡쳐만 지원하고 디스플레이 제어 대신 DPU를 사용하는 디스플레이는 지원하지 않는다. i.M..
6.4 Display Interfaces 6.4.1 Parallel LCD Interface 6.4.1.1 Introduction 병렬 인터페이스는 LCD 디스플레이를 지원한다. 병렬 디스플레이 인터페이스는 디스플레이 컨트롤러를 통하여 지원되며 i.MX 6와 i.MX 7의 fbdev 프레임워크와 i.MX 8 drm 프레임워크를 사용하여 구현된다. 다음 컨트롤러는 병렬 인터페이스를 지원한다 : IPU 블럭이 있는 i.MX의 IPU 모든 i.MX8의 DPU PxP 블럭이 있는 i.MX의 ELCDIF 병렬 인터페이스를 활성화한 i.MX SoC에서 적어도 하나의 병렬 인터페이스 포트를 지원하고, IPU 블럭이 있는 i.MX에서 2개의 포트를 지원한다. 활성화된 SoC는 포트당 18비트에서 24비트까지 다양한 비..
6.3 Display Controllers 6.3.1 Display Processing Unit (DPU) 6.3.1.1 Introduction 디스플레이 처리 장치(DPU)는 비디오와 그래픽 처리 기능을 지원하고, 비디오 및 스틸 디스플레이 센서(still display sensor)와 디스플레이가 인터페이스하도록 설계되어 있다. DPU 드라이버는 논리 채널을 조작하기 위한 내부 커널 수준의 API를 제공한다. 논리 채널은 완전한 DPU 처리 흐름을 나타낸다. 예를 들어 완전한 DPU 처리 흐름(논리 채널)은 메모리에서 YUV 버퍼를 읽고 외부 인터페이스에 표시하는 것으로 구성될 수 있다. DPU API는 모든 채널에 대한 공통된 기능 세트로 구성된다. 그 기능은 채널을 초기화하고, 버퍼를 설정하고, ..
6.2 Display Overview 6.2.1 Introduction i.MX 디스플레이 시스템은 디스플레이 인터페이스와 그래픽 처리에 대한 비디오 데이터 이동을 최적화하려고 디스플레이 컨트롤러를 사용한다. 각 디스플레이 컨트롤러는 Linux 드라이버를 통하여 프레임 버퍼나 DRM의 디스플레이 프레임워크로 구현된다. 경우에 따라 디스플레이 컨트롤러에는 보안 비디오 파이프라인을 보장하는 인증이 포함된다. 다른 디스플레이 컨트롤러에는 전송 중에 스케일링, 디인터레이싱, 타일링과 색상 변환을 위한 추가 기능이 포함된다. 다중 디스플레이를 지원하는 i.MX 8의 경우 함께 작동하는 두 개의 컨트롤러를 사용하여 수행된다. 이 장에서는 i.MX 디스플레이 컨트롤러와 인터페이스에 대한 높은 수준의 개요를 제공하고 ..
