i.MX 8M Series MIPI Capture System(AN13857) - MIPI capture capabilities

[이전] [목차] [다음]

5 MIPI capture capabilities

Table 37은 8M 시리즈 프로세서의 MIPI 캡처 기능을 보여준다.

Table 37. Bandwidth of i.MX 8M Series Capture System

SoC	Camera interface	Capture controller	Max total DPHY bandwidth	Max Rx pixel clock
i.MX 8MQ	2 x MIPI CSI-2 (4 lane each)	2 x CSI Bridge	각각 1.5 Gbps x 4	각각 333 MHz
i.MX 8MM	1 x MIPI CSI-2 (4 lane)	1 x CSI Bridge	1.5 Gbps x 4	333 MHz
i.MX 8MN	1 x MIPI CSI-2 (4 lane)	1 x ISI	1.5 Gbps x 4	333 MHz
i.MX 8MP	2 x MIPI CSI-2 (4 lane each)	2 x ISI	각각 1.5 Gbps x 4	CSI Port 1에서 싱글 카메라 500 MHz CSI Port 2에서 싱글 카메라 266 MHz 듀얼 카메라의 경우 각각 266 MHz

들어오는 카메라 데이터 속도와 픽셀 클럭은 Rx DPHY 대역폭과 픽셀 클럭보다 작거나 같아야 한다.

1. 카메라 데이터 속도 ≤ Rx DPHY 대역폭
2. 카메라 픽셀 클럭 ≤ Rx 픽셀 클럭

카메라 데이터 속도(bps)와 픽셀 클럭(Hz)은 다음과 같이 계산할 수 있다:

Pixel Clock = H_total * V _total * FPS

Data Rate = Pixel Clock* BPP

• H_total = 총 라인 너비 (픽셀 단위) = active pixels + horizontal blanking pixels
• V_total = 총 프레임 높이 (라인 단위) = active lines + vertical blanking lines
• FPS = 초당 프레임 수
• BPP = 픽셀당 비트 수

참고:
위의 대역폭 제한 외에도 ISI 블럭에는 추가 너비 제한이 있다(Section 4.2.3 참조). ERR011326와 ERR050384는 i.MX 8MQ MIPI 캡처 시스텀의 대역폭을 제한한다. i.MX 8MP에서 CSI-2 포트 1이 CSI-2 포트 2보다 대역폭이 더 크다는 사실에 주의해야 한다. 모든 i.MX 8M 시리즈 프로세서는 단일 MIPI CSI-2 인터페이스를 통해 동시에 전송되는 여러 카메라 스트림을 지원할 수 없다. 즉, i.MX 8M 시리즈 프로세서에서는 다중 가상 채널을 지원할 수 없다.

 

 

[이전] [목차] [다음]