[이전] [목차] [다음] 6.8 JPEG Encoder and Decoder 6.8.1 Introduction JPEG Encoder는 JPEG-E-X 코어와 JPEG Encoder Wrapper(JPGENCWRP)로 구성된다. 마찬가지로, JPEG Decoder는 JPEG 디코더 코어(JPEGD-X)와 해당 래퍼로 구성된다. JPEG 코어는 산업 표준 Baseline과 Extended ISO/IEC 10918-1 JPEG를 준수하고, 일부 제한 사항이 i.MX 8DualXPlus Applications Processor Reference Manual(IMX8DQXPRM)에 문서화되어 있다. JPEG 인코더 래퍼(JPGENCWRP)는 Cast JPEG Encoder Core와 함께 작동하는 데 사용된다..
[이전] [목차] [다음] 6.7 Video Processing Unit (VPU) 6.7.1 Introduction VPU 하드웨어는 모든 코덱 계산과 대부분의 비트스트림 구문 분석과 패킹을 수행한다. 따라서, 복잡하고 효율적인 멀티미디어 코덱 시스템을 구현하기 위해, 소프트웨어는 더 적은 컨트롤과 노력의 이점을 갖는다. i.MX 6과 i.MX 8 SoC에서 서로 다른 VPU가 지원되고 있다. 아래 테이블에는 다양한 VPU가 나열되어 있다. Table 74. VPU SoC VPU Provider Library i.MX 6 Chips and Media imx-vpu.so i.MX 8M Quad, 8M Mini, 8M Plus Hantro imx-hantro.so i.MX 8QuadMax, i.MX 8Qu..
[이전] [목차] [다음] 6.4 Display Interfaces 6.4.1 Parallel LCD Interface 6.4.1.1 Introduction Parallel Interface는 LCD 디스플레이를 지원한다. Parallel Display Interface는 디스플레이 컨트롤러로 지원되며, i.MX 6, i.MX 7의 fbdev 프레임워크와 i.MX8의 drm 프레임워크인 디스플레이 프레임워크를 사용하여 구현되어 있다. 아래 컨트롤러는 병렬 인터페이스를 지원한다. IPU가 있는 i.MX의 IPU 모든 i.MX8에서 DPU PxP가 있는 i.MX의 ElCDIF Parallel Interface는 병렬 인터페이스를 활성화한 i.MX SoC에서 최소 하나의 포트를 지원하고 IPU가 있는 i.MX..
[이전] [목차] [다음] 6.3 Display Controllers 6.3.1 Display Processing Unit (DPU) 6.3.1.1 Introduction Display Processing Unit(DPU)는 비디오와 그래픽 처리 기능을 지원하고 비디오와 스틸 이미지 센서와 디스플레이와 인터페이스하도록 디자인되어 있다. DPU 드라이버는 논리 채널을 조작하기 위한 내부 커널 수준의 API를 제공한다. 논리 채널은 완전한 DPU 처리 흐름을 나타낸다. 예를 들어, 완전한 DPU 처리 흐름(논리 채널)은 메모리에서 YUV 버퍼를 읽어서 이를 외부 인터페이스에 표시하는 것으로 구성할 수 있다. DPU API는 모든 채널에 대해 공통 기능의 세트로 구성된다. 그 기능으로는 채널 초기화, 버퍼 설..
[이전] [목차] [다음] 6.2 Display Overview 6.2.1 Introduction i.MX Display 시스템은 디스플레이 컨트롤러를 사용하여 인터페이스와 그래픽 프로세싱을 표시하기 위한 비디오 데이터 이동을 최적화한다. 각 디스플레이 컨트롤러는 Linux 드라이버로 프레임버퍼나 DRM 중 하나의 디스플레이 프레임워크로 구현된다. 어떤 경우에는 디스플레이 컨트롤러에 보안 비디오 파이프라인을 보장하는 인증이 포함된다. 다른 경우에는 디스플레이 컨트롤러에 스케일링, 디인터레이싱, 타일링 그리고 전송 중 색상 변환을 위한 추가 기능이 포함된다. 멀티 디스플레이를 지원하는 i.MX 8의 경우, 함께 작동하는 두 개의 컨트롤러를 사용하여 수행되고 있다. 이 장에서는 i.MX 디스플레이 컨트롤러와..
